HBM制造流程及核心厂商
发布日期：2026-08-14
一、HBM为什么重要
HBM（High Bandwidth Memory，高带宽存储器）是AI GPU中价值量最高的零部件之一。没有HBM，GPU算力再强也"喂不饱"——数据传输速度跟不上计算速度，GPU只能空转等待。
H100 GPU搭载80GB HBM3，带宽3.35TB/s。作为对比，普通服务器DDR5内存带宽仅约200GB/s——HBM带宽是普通内存的16倍。这就是为什么AI训练必须用HBM。
二、HBM的核心技术：TSV堆叠
HBM的核心创新是TSV（Through Silicon Via，硅通孔）技术。传统内存芯片是平铺在PCB上的，信号走PCB铜线，路径长、带宽低。HBM将多层DRAM芯片像摩天楼一样垂直堆叠，用TSV在芯片上打上千个微孔填充铜柱，实现层间垂直连接。
三、HBM制造流程
HBM制造分为DRAM芯片制造→TSV打孔→堆叠键合→测试→封装集成五大步骤：
步骤1：DRAM芯片制造
首先在晶圆厂制造DRAM裸片。HBM使用的DRAM工艺通常为1a/1bnm级别（约10-12nm），比逻辑芯片制程稍宽松。每片DRAM裸片上除了存储阵列外，还要预留TSV打孔区域。
步骤2：TSV打孔
用深反应离子刻蚀（DRIE）在DRAM芯片上钻出数十微米深、几微米宽的孔。然后通过电镀填充铜柱，形成垂直导电通道。一颗HBM3芯片上有超过5000个TSV孔。
步骤3：芯片减薄
将每层DRAM芯片磨薄到约50-70微米（人类头发丝直径约70微米），以缩短TSV长度、降低电阻和寄生电容。减薄是高难度工序——12英寸晶圆磨到这么薄极易碎裂。
步骤4：堆叠键合
将磨薄后的DRAM芯片一层层堆叠起来，通过TC-NCB（热压键合）或混合键合技术将层间微凸块连接。当前主流HBM3为8层堆叠，HBM3E将推进到12层堆叠。
步骤5：测试与封装
堆叠完成后进行功能测试和高温老化筛选，合格品与GPU一起通过CoWoS封装在硅中介层上，形成完整的AI GPU模组。
四、HBM代际演进
| 代际 | 堆叠层数 | 容量 | 带宽 | 主要应用 |
|---|---|---|---|---|
| HBM2 | 8 | 32GB | 1.2TB/s | A100 |
| HBM3 | 8 | 80GB | 3.35TB/s | H100 |
| HBM3E | 8/12 | 141-192GB | 4.8TB/s+ | H200/B100 |
| HBM4 | 12/16 | 288GB+ | 6-8TB/s（预期） | Rubin（2026） |
五、核心厂商
SK海力士：HBM绝对龙头，市场份额约50%。最早实现HBM3量产，是NVIDIA H100/B100的主要HBM供应商。核心优势在于与台积电CoWoS封装的深度协同，以及率先导入MR-MUF（批量回流焊底部填充）技术提升堆叠良率。
三星：份额约35-40%。技术实力强但HBM起步稍晚，正通过HBM3E Sharkfin方案追赶。三星的优势在于自有晶圆厂产能弹性大，且正在开发面向AI推理的定制HBM方案。
美光：份额约10-15%。HBM3E良率提升较快，已进入NVIDIA供应链。美光策略是"不拼产能拼利润"，聚焦高端产品。
六、HBM为什么是AI芯片的瓶颈
HBM产能受限有三个原因：
- TSV工艺良率低：5000多个TSV孔，任何一个不良都可能导致整颗HBM报废
- 堆叠键合耗时：TC-NCB键合是串行过程，每个堆叠需要数分钟，产能受限
- 与CoWoS绑定：HBM必须通过CoWoS封装才能与GPU配合，而CoWoS产能同样受限
2024年HBM产能仅能满足约60-70%的AI GPU需求，是GPU供给的最大瓶颈。扩产需要同时投资HBM产线和CoWoS封装产能，周期约12-18个月。
七、小结
HBM是AI算力的命脉。TSV堆叠是核心技术壁垒，SK海力士/三星/美光三家寡头垄断。HBM产能直接决定AI GPU出货量，是AI硬件产业链最关键的瓶颈环节。